集成電路工程研究方向大全11篇

緒論：寫作既是個人情感的抒發，也是對學術真理的探索，歡迎閱讀由發表云整理的11篇集成電路工程研究方向范文，希望它們能為您的寫作提供參考和啟發。

篇（1）

微電子技術的發展水平已經成為衡量一個國家科技進步和綜合國力的重要標志之一。因此，學習微電子，認識微電子，使用微電子，發展微電子，是信息社會發展過程中，當代大學生所渴求的一個重要課程。生活在當代的人們，沒有不使用微電子技術產品的，如人們每天隨身攜帶的手機；工作中使用的筆記本電腦，乘坐公交、地鐵的IC卡，孩子玩的智能電子玩具，在電視上欣賞從衛星上發來的電視節目等等，這些產品與設備中都有基本的微電子電路。微電子的本領很大，但你要看到它如何工作卻相當難，例如有一個像我們頭腦中起記憶作用的小硅片—它的名字叫存儲器，是電腦的記憶部分，上面有許許多多小單元，它與神經細胞類似，這種小單元工作一次所消耗的能源只有神經元的六十分之一，再例如你手中的電話，將你的話音從空中發射出去并將對方說的話送回來告訴你，就是靠一種叫“射頻微電子電路”或叫“微波單片集成電路”進行工作的。它們會將你要表達的信息發送給對方，甚至是通過通信衛星發送到地球上的任何地方。其傳遞的速度達到300000KM/S，即以光速進行傳送，可實現雙方及時通信。“微電子”不是“微型的電子”，其完整的名字應該是“微型電子電路”，微電子技術則是微型電子電路技術。微電子技術對我們社會發展起著重要作用，是使我們的社會高速信息化，并將迅速地把人類帶入高度社會化的社會。“信息經濟”和“信息社會”是伴隨著微電子技術發展所必然產生的。

1.2微電子技術的基礎材料——取之不盡的硅

位于元素周期表第14位的硅是微電子技術的基礎材料，硅的優點是工作溫度高，可達200攝氏度；二是能在高溫下氧化生成二氧化硅薄膜，這種氧化硅薄膜可以用作為雜質擴散的掩護膜，從而能使擴散、光刻等工藝結合起來制成各種結構的電路，而氧化硅層又是一種很好的絕緣體，在集成電路制造中它可以作為電路互聯的載體。此外，氧化硅膜還是一種很好的保護膜，它能防止器件工作時受周圍環境影響而導致性能退化。第三個優點是受主和施主雜質有幾乎相同的擴散系數。這就為硅器件和電路工藝的制作提供了更大的自由度。硅材料的這些優越性能促成了平面工藝的發展，簡化了工藝程序，降低了制造成本，改善了可靠性，并大大提高了集成度，使超大規模集成電路得到了迅猛的發展。

1.3集成電路的發展過程

20世紀晶體管的發明是整個微電子發展史上一個劃時代的突破。從而使得電子學家們開始考慮晶體管的組合與集成問題，制成了固體電路塊—集成電路。從此，集成電路迅速從小規模發展到大規模和超大規模集成電路，集成電路的分類方法很多，按領域可分為：通用集成電路和專用集成電路；按電路功能可分為：數字集成電路、模擬集成電路和數模混合集成電路；按器件結構可分為：MOS集成電路、雙極型集成電路和BiIMOS集成電路；按集成電路集成度可分為：小規模集成電路SSI、中規模集成電路MSI、大規模集成電路LSI、超導規模集成電路VLSI、特大規模集成電路ULSI和巨大規模集成電路CSI。隨著微電子技術的發展，出現了集成電路(IC)，集成電路是微電子學的研究對象，其正在向著高集成度、低功耗、高性能、高可靠性的方向發展。

1.4走進人們生活的微電子

IC卡，是現代微電子技術的結晶，是硬件與軟件技術的高度結合。存儲IC卡也稱記憶IC卡，它包括有存儲器等微電路芯片而具有數據記憶存儲功能。在智能IC卡中必須包括微處理器，它實際上具有微電腦功能，不但具有暫時或永久存儲、讀取、處理數據的能力，而且還具備其他邏輯處理能力，還具有一定的對外界環境響應、識別和判斷處理能力。IC卡在人們工作生活中無處不在，廣泛應用于金融、商貿、保健、安全、通信及管理等多種方面，例如：移動電話卡，付費電視卡，公交卡，地鐵卡，電子錢包，識別卡，健康卡，門禁控制卡以及購物卡等等。IC卡幾乎可以替代所有類型的支付工具。隨著IC技術的成熟，IC卡的芯片已由最初的存儲卡發展到邏輯加密卡裝有微控制器的各種智能卡。它們的存儲量也愈來愈大，運算功能越來越強，保密性也愈來愈高。在一張卡上賦予身份識別，資料(如電話號碼、主要數據、密碼等)存儲，現金支付等功能已非難事，“手持一卡走遍天下”將會成為現實。

2.微電子技術發展的新領域

微電子技術是電子科學與技術的二級學科。電子信息科學與技術是當代最活躍，滲透力最強的高新技術。由于集成電路對各個產業的強烈滲透，使得微電子出現了一些新領域。

2.1微機電系統

MEMS(Micro-Electro-Mechanicalsystems)微機電系統主要由微傳感器、微執行器、信號處理電路和控制電路、通信接口和電源等部件組成，主要包括微型傳感器、執行器和相應的處理電路三部分，它融合多種微細加工技術，并將微電子技術和精密機械加工技術、微電子與機械融為一體的系統。是在現代信息技術的最新成果的基礎上發展起來的高科技前沿學科。當前，常用的制作MEMS器件的技術主要由三種：一種是以日本為代表的利用傳統機械加工手段，即利用大機械制造小機械，再利用小機械制造微機械的方法，可以用于加工一些在特殊場合應用的微機械裝置，如微型機器人，微型手術臺等。第二種是以美國為代表的利用化學腐蝕或集成電路工藝技術對硅材料進行加工，形成硅基MEMS器件，它與傳統IC工藝兼容，可以實現微機械和微電子的系統集成，而且適合于批量生產，已成為目前MEMS的主流技術，第三種是以德國為代表的LIGA(即光刻，電鑄如塑造)技術，它是利用X射線光刻技術，通過電鑄成型和塑造形成深層微結構的方法，人們已利用該技術開發和制造出了微齒輪、微馬達、微加速度計、微射流計等。MEMS的應用領域十分廣泛，在信息技術，航空航天，科學儀器和醫療方面將起到分別采用機械和電子技術所不能實現的作用。

2.2生物芯片

生物芯片(Biochip)將微電子技術與生物科學相結合的產物，它以生物科學基礎，利用生物體、生物組織或細胞功能，在固體芯片表面構建微分析單元，以實現對化合物、蛋白質、核酸、細胞及其他生物組分的正確、快速的檢測。目前已有DNA基因檢測芯片問世。如Santford和Affymetrize公司制作的DNA芯片包含有600余種DNA基本片段。其制作方法是在玻璃片上刻蝕出非常小的溝槽，然后在溝槽中覆蓋一層DNA纖維，不同的DNA纖維圖案分別表示不同的DNA基本片段。采用施加電場等措施可使一些特殊物質反映出某些基因的特性從而達到檢測基因的目的。以DNA芯片為代表的生物工程芯片將微電子與生物技術緊密結合，采用微電子加工技術，在指甲大小的硅片上制作包含多達20萬種DNA基本片段的芯片。DNA芯片可在極短的時間內檢測或發現遺傳基因的變化，對遺傳學研究、疾病診斷、疾病治療和預防、轉基因工程等具有極其重要的作用。生物工程芯片是21世紀微電子領域的一個熱點并且具有廣闊的應用前景。

2.3納米電子技術

在半導體領域中，利用超晶格量子阱材料的特性研制出了新一代電子器件，如：高電子遷移晶體管(HEMT)，異質結雙極晶體管(HBT)，低閾值電流量子激光器等。在半導體超薄層中，主要的量子效應有尺寸效應、隧道效應和干涉效應。這三種效應，已在研制新器件時得到不同程度的應用。(1)在FET中，采用異質結構，利用電子的量子限定效應，可使施主雜質與電子空間分離，從而消除了雜質散射，獲得高電子遷移率，這種晶體管，在低場下有高跨度，工作頻率，進入毫米波，有極好的噪聲特性。(2)利用諧振隧道效應制成諧振隧道二極管和晶體管。用于邏輯集成電路，不僅可以減小所需晶體管數目，還有利于實現低功耗和高速化。(3)制成新型光探測器。在量子阱內，電子可形成多個能級，利用能級間躍遷，可制成紅外線探測器。利用量子線、量子點結構作激光器的有源區，比量子阱激光器更加優越。在量子遂道中，當電子通過隧道結時，隧道勢壘兩側的電位差發生變化，如果勢壘的靜電能量的變化比熱能還大，那么就能對下一個電子隧道結起阻礙作用。基于這一原理，可制作放大器件，振蕩器件或存儲器件。量子微結構大體分為微細加工和晶體生長兩大類。

篇（2）

中圖分類號：G642.0 文獻標志碼：A 文章編號：1674-9324（2014）06-0153-02

目前，集成電路設計公司在招聘新版圖設計員工時，都希望找到已經具備一定工作經驗的，并且熟悉本行業規范的設計師。但是，IC設計這個行業圈并不大，招聘人才難覓，不得不從其他同行業挖人才或通過獵頭公司。企業不得不付出很高的薪資，設計師才會考慮跳槽，于是一些企業將招聘新員工目標轉向了應屆畢業生或在校生，以提供較低薪酬聘用員工或實習方式來培養適合本公司的版圖師。一些具備版圖設計知識的即將畢業學生就進入了IC設計行業。但是，企業通常在招聘時或是畢業生進入企業一段時間后發現，即使是懂點版圖知識的新員工，電路和工藝的知識差強人意，再就是行業術語與設計軟件使用不夠熟練、甚至不懂。這就要求我們在版圖教學時滲入電路與工藝等知識，使學生明確其中緊密關聯關系，樹立電路、工藝以及設計軟件為版圖設計服務的理念。

一、企業對IC版圖設計的要求分析

集成電路設計公司在招聘版圖設計員工時，除了對員工的個人素質和英語的應用能力等要求之外，大部分是考查專業應用的能力。一般都會對新員工做以下要求：熟悉半導體器件物理、CMOS或BiCMOS、BCD集成電路制造工藝；熟悉集成電路（數字、模擬）設計，了解電路原理，設計關鍵點；熟悉Foundry廠提供的工藝參數、設計規則；掌握主流版圖設計和版圖驗證相關EDA工具；完成手工版圖設計和工藝驗證[1，2]。另外，公司希望合格的版圖設計人員除了懂得IC設計、版圖設計方面的專業知識，還要熟悉Foundry廠的工作流程、制程原理等相關知識[3]。正因為其需要掌握的知識面廣，而國內學校開設這方面專業比較晚，IC版圖設計工程師的人才缺口更為巨大，所以擁有一定工作經驗的設計工程師，就成為各設計公司和獵頭公司爭相角逐的人才[4，5]。

二、針對企業要求的版圖設計教學規劃

1.數字版圖設計。數字集成電路版圖設計是由自動布局布線工具結合版圖驗證工具實現的。自動布局布線工具加載準備好的由verilog程序經過DC綜合后的網表文件與Foundry提供的數字邏輯標準單元版圖庫文件和I/O的庫文件，它包括物理庫、時序庫、時序約束文件。在數字版圖設計時，一是熟練使用自動布局布線工具如Encounter、Astro等，鑒于很少有學校開設這門課程，可以推薦學生自學或是參加專業培訓。二是數字邏輯標準單元版圖庫的設計，可以由Foundry廠提供，也可由公司自定制標準單元版圖庫，因此對于初學者而言設計好標準單元版圖使其符合行業規范至關重要。

2.模擬版圖設計。在模擬集成電路設計中，無論是CMOS還是雙極型電路，主要目標并不是芯片的尺寸，而是優化電路的性能，匹配精度、速度和各種功能方面的問題。作為版圖設計者，更關心的是電路的性能，了解電壓和電流以及它們之間的相互關系，應當知道為什么差分對需要匹配，應當知道有關信號流、降低寄生參數、電流密度、器件方位、布線等需要考慮的問題。模擬版圖是在注重電路性能的基礎上去優化尺寸的，面積在某種程度上說仍然是一個問題，但不再是壓倒一切的問題。在模擬電路版圖設計中，性能比尺寸更重要。另外，模擬集成電路版圖設計師作為前端電路設計師的助手，經常需要與前端工程師交流，看是否需要版圖匹配、布線是否合理、導線是否有大電流流過等，這就要求版圖設計師不僅懂工藝而且能看懂模擬電路。

3.逆向版圖設計。集成電路逆向設計其實就是芯片反向設計。它是通過對芯片內部電路的提取與分析、整理，實現對芯片技術原理、設計思路、工藝制造、結構機制等方面的深入洞悉。因此，對工藝了解的要求更高。反向設計流程包括電路提取、電路整理、分析仿真驗證、電路調整、版圖提取整理、版圖繪制驗證及后仿真等。設計公司對反向版圖設計的要求較高，版圖設計工作還涵蓋了電路提取與整理，這就要求版圖設計師不僅要深入了解工藝流程；而且還要熟悉模擬電路和數字標準單元電路工作原理。

三、教學實現

1.數字版圖。數字集成電路版圖在教學時，一是掌握自動布局布線工具的使用，還需要對UNIX或LINUX系統熟悉，尤其是一些常用的基本指令；二是數字邏輯單元版圖的設計，目前數字集成電路設計大都采用CMOS工藝，因此，必須深入學習CMOS工藝流程。在教學時，可以做個形象的PPT，空間立體感要強，使學生更容易理解CMOS工藝的層次、空間感。邏輯單元版圖具體教學方法應當采用上機操作并配備投影儀，教師一邊講解電路和繪制版圖，一邊講解軟件的操作、設計規則、畫版圖步驟、注意事項，學生跟著一步一步緊隨教師演示學習如何畫版圖，同時教師可適當調整教學速度，適時停下來檢查學生的學習情況，若有錯加以糾正。這樣，教師一個單元版圖講解完畢，學生亦完成一個單元版圖。亦步亦趨、步步跟隨，學生的注意力更容易集中，掌握速度更快。課堂講解完成后，安排學生實驗以鞏固所學。邏輯單元版圖教學內容安排應當采用目前常用的單元，并具有代表性、擴展性，使學生可以舉一反三，擴展到整個單元庫。具體單元內容安排如反相器、與非門/或非門、選擇器、異或門/同或門、D觸發器與SRAM等。在教授時一定要注意符合行業規范，比如單元的高度、寬度的確定要符合自動布局布線的要求；單元版圖一定要最小化，如異或門與觸發器等常使用傳輸門實現，繪制版圖時注意晶體管源漏區的合并；大尺寸晶體管的串并聯安排合理等。

2.模擬版圖。模擬集成電路版圖設計更注重電路的性能實現，經常需要與前端電路設計工程師交流。因此，版圖教學時教師須要求學生掌握模擬集成電路的基本原理，學生能識CMOS模擬電路，與前端電路工程師交流無障礙。同時也要求學生掌握工藝對模擬版圖的影響，熟練運用模擬版圖的晶體管匹配、保護環、Dummy晶體管等關鍵技術。在教學方法上，依然采用數字集成電路版圖的教學過程，實現教與學的同步。在內容安排上，一是以運算放大器為例，深入講解差分對管、電流鏡、電容的匹配機理，版圖匹配時結構采用一維還是二維，具體是如何布局的，以及保護環與dummy管版圖繪制技術。二是以帶隙基準電壓源為例，深入講解N阱CMOS工藝下雙極晶體管PNP與電阻匹配的版圖繪制技術。在教學時需注意晶體管與電阻并聯拆分的合理性、電阻與電容的類型與計算方法以及布線的規范性。

3.逆向版圖設計。逆向集成電路版圖設計需要學生掌握數字標準單元的命名規范、所有標準單元電路結構、常用模擬電路的結構以及芯片的工藝，要求學生熟悉模擬和數字集成單元電路。這樣才可以在逆向提取電路與版圖時，做到準確無誤。教學方法同樣還是采用數字集成電路版圖教學流程，達到學以致用。教學內容當以一個既含數字電路又含模擬電路的芯片為例。為了提取數字單元電路，需講解foundry提供的標準單元庫里的單元電路與命名規范。在提取單元電路教學時，說明數字電路需要歸并同類圖形，例如與非門、或非門、觸發器等，同樣的圖形不要分析多次。強調學生注意電路的共性、版圖布局與布線的規律性，做到熟能生巧。模擬電路的提取與版圖繪制教學要求學生掌握模擬集成電路常用電路結構與工作原理，因為逆向設計軟件提出的元器件符號應該按照易于理解的電路整理，使其他人員也能看出你提取電路的功能，做到準確通用規范性。

集成電路版圖設計教學應面向企業，按照企業對設計工程師的要求來安排教學，做到教學與實踐的緊密結合。從教學開始就向學生灌輸IC行業知識，定位準確，學生明確自己應該掌握哪些相關知識。本文從集成電路數字版圖、模擬版圖和逆向設計版圖這三個方面就如何開展教學可以滿足企業對版圖工程師的要求展開探討，安排教學有針對性。在教學方法與內容上做了分析探討，力求讓學生在畢業后可以順利進入IC行業做出努力。

參考文獻：

[1]王靜霞，余菲，趙杰.面向職業崗位構建高職微電子技術專業人才培養模式[J].職業技術教育，2010，31（14）：5-8.

[2]劉俐，趙杰.針對職業崗位需求？搖探索集成電路設計技術課程教學新模式[J].中國職業技術教育，2012，（2）：5-8.

[3]鞠家欣，鮑嘉明，楊兵.探索微電子專業實踐教學新方法-以“集成電路版圖設計”課程為例[J].實驗技術與管理，2012，29（3）：280-282.

篇（3）

【基金項目】大連海事大學教改項目：電子信息科學與技術專業工程人才培養實踐教學改革（項目編號：2016Z03）；大連海事大學教改項目：面向2017級培養方案的《微電子技術基礎》課程教學體系研究與設計（項目編號：2016Y21）。

【中圖分類號】G42 【文獻標識碼】A【文章編號】2095-3089（2018）01-0228-02

1.開設《微電子技術基礎》的意義

目前，高速發展的集成電路技術產業使集成電路設計人才成為最搶手的人才，掌握微電子技術是IC設計人才的重要基本技能之一。本文希望通過對《微電子技術基礎》課程教學體系的研究與設計，能夠提高學生對集成電路制作工藝的認識，提高從事微電子行業的興趣，拓寬知識面和就業渠道，從而培養更多的微電子發展的綜合人才，促進我國微電子產業的規模和科學技術水平的提高。

2.目前學科存在的問題

目前電子信息科學與技術專業的集成電路方向開設的課程已有低頻電子線路、數字邏輯與系統設計、單片機原理、集成電路設計原理等。雖然課程開設種類較多，但課程體系不夠完善。由于現在學科重心在電路設計上，缺少對于器件的微觀結構、材料特性講解[1]，導致學生在后續課程學習中不能夠完全理解。比如MOS管，雖然學生們學過其基本特性，但在實踐中發現他們對N溝道和P溝道的工作原理知之甚少。

近來學校正在進行本科學生培養的綜合改革，在制定集成電路方向課程體系時，課題組成員對部分學校的相關專業展開調研。我們發現大部分擁有電子信息類專業的高校都開設了微電子課程。譬如華中科技大學設置了固體電子學基礎、微電子器件與IC設計、微電子工藝學以及電子材料物理等課程。[2]又如電子科技大學設置了固體物理、微電子技術學科前沿、半導體光電器件以及高級微電子技術等課程。[3]因此學科課題組決定在面向2017級電子信息科學與技術專業課程培養方案中，集成電路設計方向在原有的《集成電路設計原理》、《集成電路設計應用》基礎上，新增設《微電子技術基礎》課程。本課程希望學生通過掌握微電子技術的原理、工藝和設計方法，為后續深入學習集成電路設計和工程開發打下基礎。

3.微電子課程設置

出于對整體課程體系的考慮，微電子課程總學時為32學時。課程呈現了微電子技術的基本概論、半導體器件的物理基礎、集成電路的制造工藝及封裝測試等內容。[4]如表1所示，為課程的教學大綱。

微電子技術的基本概論是本課程的入門。通過第一章節的學習，學生對本課程有初步的認識。

構成集成電路的核心是半導體器件，理解半導體器件的基本原理是理解集成電路特性的重要基礎。為此，第二章重點介紹當代集成電路中的主要半導體器件，包括PN結、雙極型晶體管、結型場效應晶體管（JFET）等器件的工作原理與特性。要求學生掌握基本的微電子器件設計創新方法，具備分析微電子器件性能和利用半導體物理學等基本原理解決問題的能力。

第三章介紹硅平面工藝的基本原理、工藝方法，同時簡要介紹微電子技術不斷發展對工藝技術提出的新要求。內容部分以集成電路發展的順序展開，向學生展示各種技術的優點和局限，以此來培養學生不斷學習和適應發展的能力。

第四章圍繞芯片單片制造工藝以外的技術展開，涵蓋著工藝集成技術、封裝與測試以及集成電路工藝設計流程，使學生對微電子工藝的全貌有所了解。

4.教學模式

目前大部分高校的微電子課程仍沿用傳統落后的教學模式，即以教師灌輸理論知識，學生被動學習為主。這種模式在一定程度上限制了學生主動思考和自覺實踐的能力，降低學習興趣，與本課程授課的初衷相違背。[5]為避免上述問題，本文從以下幾個方面闡述了《微電子技術基礎》課程的教學模式。

教學內容：本課程理論知識點多數都難以理解且枯燥乏味，僅靠書本教學學生會十分吃力。因此，我們制作多媒體課件來輔助教學，將知識點采用動畫的形式來展現。例如可通過動畫了解PN結內電子的運動情況、PN結的摻雜工藝以及其制造技術。同時課件中補充了工藝集成與分裝測試這部分內容，加強課堂學習與實際生產、科研的聯系，便于學生掌握集成電路工藝設計流程。

教學形式：課內理論教學+課外拓展。

1）課內教學：理論講解仍需教師向學生講述基本原理，但是在理解運用方面采用啟發式教學，課堂上增加教師提問并提供學生上臺演示的機會，達到師生互動的目的。依托學校BBS平臺，初步建立課程的教學課件講義、課后習題及思考題和課外拓展資料的體系，以方便學生進行課后的鞏固與深度學習。此外，利用微信或QQ群，在線上定期進行答疑，并反饋課堂學習的效果，利于老師不斷調整教學方法和課程進度。還可充分利用微信公眾號，譬如在課前預習指南，幫助學生做好課堂準備工作。

2）課外拓展：本課程目標是培養具有電子信息科學與技術學科理論基礎，且有能力將理論付諸實踐的高素質人才。平時學生很難直接觀察到半導體器件、集成電路的模型及它們的封裝制造流程，因此課題組計劃在課余時間組織同學參觀實驗室或當地的相關企業，使教學過程更為直觀，加深學生對制造工藝的理解。此外，教師需要充分利用現有的資源（譬如與課程有關的科研項目），鼓勵學生參與和探究。

考核方式：一般來說，傳統的微電子課程考核強調教學結果的評價，而本課程組希望考核結果更具有前瞻性和全面性，故需要增加教學進度中的考核。課題組決定采用期末筆試考核與平時課堂表現相結合的方式，期末筆試成績由學生在期末考試中所得的卷面成績按照一定比例折合而成，平時成績考評方式有隨堂小測、課后習題、小組作業等。這幾種方式將考核過程融入教學，能有效地協助老師對學生的學習態度、學習狀況以及學習能力做出準確評定。

篇（4）

Abstract: In this article, the principles of the comb digital filter are described, the basic structure of comb digital filter is then be analyzed. A simple design method for CIC DF is also presented. To reduce using space of the chip. The system is described with the analysis and illumination in detail.Basis on that, the system model is also established by MATLAB system Tool. In RTL-level, Verilog coding of CIC DF is made. At the same time, the simulation and of the whole circuit are accomplished through the software of Modelsim.

Key words: digital decimation filter;integrator;differentiator;moving average;comb filte

∑ΔADC在目前大多數混合系統中占有非常重要的地位。∑ΔADC由兩個主要的部件構成:一個模擬∑Δ modulator(調制器)和一個數字抽取濾波器(digital decimation filter)。數字抽取濾波器的主要作用是濾除可能引起混迭的帶外噪聲,其次,它能夠將前級調制器過采樣的高速率數據降低至Nyquist頻率,同時提高數據的分辨率(字長)。這一過程就是抽取(decimation)。所謂梳狀濾波器(comb filter),該名稱來自于其幅頻響應的特點,對于一個長度N=24的梳狀濾波器系統的抽樣頻率fs=48KHz,那么其幅頻響應過零點將是2KHz及其整數倍的諧波,如圖1所示。

這對于去除工頻以及諧波的干擾是非常有利的。選用梳狀濾波器還有其他的好處,它不需要乘法器,而且所有的系數都是1,不需要存儲單元來存放系數,另外,對于不同長度的梳狀濾波器,由于其結構規整,易于調協,也是比較容易由同一個梳狀濾波器來轉換實現的。

本文所涉及的梳狀濾波器的設計,可應用于電力測量領域∑ΔADC中,其工作在中速條件下,滿足高精度低功耗的要求。本濾波器的設計主要從精度和功耗的角度出發。此外,一種新的硬件實現形式在這里提出來,有效的減小了芯片的面積。文章先對梳狀濾波器的工作原理進行了推導,詳細的分析系統幅頻特性,在此基礎上,對于有效減小芯片面積的硬件實現方法給予了詳細說明,最后對系統的功能特性進行了驗證與仿真。

1梳狀濾波器模型的建立

一個長度為N的一階梳狀濾波器的沖激響應和傳遞函數如下:

h(n)=10≤n≤N-10其他

H(z)=■Z■=■

在時域內對應的基本表達式為:

y(n)=x(n)+x(n -1)+......x(n -N +1)

這個FIR(有限沖激響應)系統的信號流圖如圖2所示。

其中Z-1表示單位延時。顯然,其輸出為前N項之和(每一項的系數都是1),最終實現了滑動平均(MA)的功能,所以又稱為滑動平均濾波器。滑動平均濾波器的幅頻響應的包絡為sin(x)/x,也被稱為sinc函數濾波器。

簡單的一階梳狀濾波器主要由三個功能單元組成:積分器,抽取器和微分器。系統連接關系及響應如圖3。

下面對各個部分給以簡要說明:

a)積分器

時域傳輸函數:

y(n)=y(n-1)+x(n)

對應的Z變換:

Y(z)=z-1Y(z)+X(z)

得到積分器Z域的傳遞函數:

H(z)=■ =■

數字積分電路實際上就是累加器,用來累加和存儲輸入數據。可以表示為:

b)抽取器

抽取器的作用是每隔N個采樣,把積分器的輸出傳送給微分單元進行相應的運算,簡單的實現方法是用分頻時鐘來控制采集(每隔N個輸入數據的采樣)數據,然后放入相應存儲單元中,需要注意的是抽取器的時鐘與積分單元和微分單元時鐘的配合問題。

c)微分器

時域傳輸函數:

y(n)=x(n)-x(n -1)

對應的Z變換:

Y(z)=X(z)-Z -1X(z)

得到微分器Z域的傳遞函數:

H(z)=■ =1-z -1

數字微分器的輸出是當前輸入與上一次輸入之差。系統模型如圖7。

數字微分器要做減法運算,這一過程可以通過簡單把輸入信號通過反相器,然后再做加法運算來實現。

d)把抽取部分和微分部分結合起來,可得到梳狀頻譜。由圖9可以看出,梳狀響應可以很好的起到陷波作用,但是同時也影響到了基帶內的信號,所以前級的積分器是不可或缺的。

值得注意的是一階梳狀濾波器結構簡單,但是噪聲抑制能力有限,可以采用多級(multi-stage)級聯結構來獲得理想的性能。級聯梳狀濾波器sinc3傳遞函數為:

H(z)=■h■Z■=■Z■■

其中M是濾波器的階數(order),N代表抽取因子,hi是系統的沖激響應。在時域將其展開為輸出遞歸方程(N=8):

y(n)=x(n)+3x(n -1)+6x(n -2)+10x(n -3)+15x(n -4)+21x(n -5)+28x(n -6)+36x(n -7)+42x(n -8)+46x(n -9)+48x(n -10)+48x(n -11)+46x(n -12)+42x(n -13)+36x(n -14)+28x(n -15)+21x(n -16)+15x(n -17)+10x(n -18)+6x(n -19)+3x(n -20)+x(n -21)

由表達式可以看出,有限沖激響應的抽樣響應(hi)滿足對稱性,該濾波器具有線性相位[1]。

基于以上討論,很容易得到級聯濾波器的結構,即級聯積分梳狀數字濾波器(CIC DF)。

圖10中的加法符號對應一個加法器電路。可見,加法器是整個系統的主要運算單元,而且對于這種直接串聯的形式,每一級都包含有執行相同功能的加法器單元,結果是增加了功耗,造成芯片面積的浪費。一種有效的做法是整個硬件電路只用一個加法電路單元,當數據在不同級(stage)之間流動時,由外部信號控制調用加法器,完成本級積分或微分運算。這種高硬件利用率的方法,顯然不會影響電路功能的執行,而且減小了芯片的面積。

本文為全文原貌 未安裝PDF瀏覽器用戶請先下載安裝 原版全文

2硬件實現方法

基于以上的思想,為梳狀濾波器的提供了一種新的實現方式。可以將梳狀濾波器硬件分成以下幾個部分:

1, 加法器:sinc函數運算的主體。

2, 存儲單元組:用于存放中間值和輸出值。

3, 鐘控電路:控制存儲單元存儲數據。

4, 選控電路:選擇存儲單元組中的數據送入加法單元。

調制器輸出的數據(通常為0或1的量化序列)在被濾波器系統采集前,通常要進行編碼預處理,把0或1轉換為相應的二進制補碼形式,目的是為了有效的防止數據溢出[2]。可以采用專用的編碼擴展電路來實現,也可以把變換鑲嵌在運算主體部分實現,以有效縮減面積,此外這種做法減少了工作在高頻部分的器件數量,減少了系統的功耗。

由圖11 可以看出,數據在系統內部主要是在加法單元和存儲單元之間進行傳輸流動的,只要設置合適的控制信號(這些控制信號相當于連接sinc函數不同級(stage)的路由開關),再配合合適的CP來控制存儲器(一般由D觸發器實現)存儲相應的輸出數據,這樣就提高了加法器的利用率。

在積分階段,數據被采樣進入integrator,首先,開關ch1,ch2(ch2控制著reg1, reg1中存放著上一次積分運算的值,因為要進行累加運算) 閉合,數據進入加法器完成一次積分(stage 1)運算,此時,開關cp1閉合,把結果存入reg1。完成一次積分運算后,開關ch1打開,ch2和ch3同時閉合,reg1和reg2中的數據同時送入加法器完成二次積分(stage2)運算,此時,開關cp2閉合,新的結果存入reg2中。三次積分(stage3)的運算過程同上,開關ch3,ch4閉合把存儲值送入加法器,cp3閉合,積分結果放入reg3。至此,完成了三次積分(sinc3)操作,最后輸出y(n)。圖中的chx開關由選控電路實現,cpx開關由鐘控電路實現。可以看出,chx和cpx時序的配合是整個系統功能實現的關鍵。選控和鐘控時序如下所示(chx低電平有效,cpx時鐘上升沿有效):

抽取功能的實現是把積分部分的結果存儲在帶有時鐘控制的D觸發器中,這個控制時鐘的跳變頻率決定著抽取率。

對于微分器的執行,可以采取與積分器相同的方式。具體的做法是由存儲單元送出的值經過一次反相之后才傳送給加法器。需要注意的是,微分器的時鐘是積分器時鐘頻率的1/N(積分器結果要經過1/N抽取后才送入微分器進行運算)。

3系統驗證與仿真

驗證三級級聯積分梳狀濾波器系統響應的“等效”模型(matlab)如圖16所示:

系統的幅頻響應:

系統的參數指標:

通帶截止頻率:1050Hz

阻帶截止頻率:1.8E+5Hz

信號在阻帶內的衰減:>120dB

分別選取800Hz (位于通帶)和200kHz(位于阻帶) 的正弦信號加入輸入端 。

如圖19所示,從輸出端結果可以看出,該系統完成了對阻帶內高頻信號的濾除。

4電路描述與仿真

級聯濾波器的部分verilog 源碼:

A)積分運算部分:

always @(posedge clk)

begin

if(rst == 1'b1)

integrator_1

else if(di == 1'b1)

integrator_1

else

integrator_1

end

always @(posedge clk)

begin

if(rst == 1'b1)

integrator_2

else

integrator_2

end

always @(posedge clk)

begin

if(rst == 1'b1)

integrator_3

else

integrator_3

end

B)微分運算部分:

always @(posedge tff3 or posedge rst)

begin

if(rst == 1'b1)

dif_r1

else

dif_r1

end

always @(posedge tff3 or posedge rst)

begin

if(rst == 1'b1)

dif_r2

else

dif_r2

end

always @(posedge tff3 or posedge rst)

begin

if(rst == 1'b1)

dif_r3

else

dif_r3

end

always @(posedge tff3 or posedge rst)

begin

if(rst == 1'b1)

dm

else

dm

end

5總結

本文采用級聯抽取濾波的原理和方法實現了sinc函數數字抽取濾波器的設計,這是一種節省芯片面積的數字級聯積分梳狀抽取濾波器的實現方法。我們根據sinc傳遞函數的數學變形,把系統分成了積分,微分,及降頻三個部分,最終確定系統的傳遞函數,并在Matlab中搭建出系統的模型。在選用合適的電路結構建級聯積分梳妝濾波器電路后,完成了仿真。整個硬件電路所占用的版圖面積可縮減到約0.336mm。電路工作在4MHz時鐘,5V電源電壓條件下的功耗為500μA。既達到了∑?ADC對于數據精度的要求,同時也縮減了芯片的面積,降低了系統的功耗。

參考文獻

[1]胡廣樹著:《數字信號處理導論》,北京,清華大學出版社,2006。

[2]郝金光,馮宇,邱相艷,“Hogenauer CIC濾波器算法研究及FPGA設計實現”,Microcomputer Application,vol,22,NO.9.2006

[3] R J Backer, H W Li, D E Boyce. CMOS: Circuit Design, Layout, and Simulation.

Wiley-IEEE,1998.

[4]Arthur B.Williams, Fred J.Taylor著:《電子濾波器設計》p420-p460, 北京,科學出版社,

2008.

[5] Harry W.Li, David E.Boyce 著:《CMOS 電路設計?布局與仿真》p194-p206,北京,機械工業出版社,2006。

[6] J.C. Candy, “Decimation for Sigma Delta

Modulation”,IEEE Transactions onCommunications, Vol. COM-34, No. 1,pp. 72-76, Jan. 1986.

[7]E. B. Hogenauer, “An economical class of digital filters for decimation and interpolation,”IEEE Trans, Acoust. Speech Signal Process.,Vol. ASSP-29, No. 2, pp. 155-162, April 1981.

[8] A. V. Oppenheim and R. W. Schafer, Discretetime signal processing, Prentice-Hall, Englewood Cliffs, NJ, 1989.

作者簡介

宋強國,碩士研究生,研究方向:集成電路的設計與研究。

王瑩瑩,學士學位,研究方向:集成電路的設計與研究。

孟祥鶴,碩士研究生,研究方向:集成電路的設計與研究。

韓路,高級工程師,研究方向:集成電路的設計與研究。

呂楠,高級工程師,研究方向:集成電路的設計與研究。

吳春瑜,教授,碩士生導師,主要從事集成電路及半導體器件的教學與研究。

篇（5）

【關鍵詞】硅通孔技術 三維集成電路 設計原則

三維集成電路是指多層面構建集成電路，可進一步擴展布局空間，減少線路相互之間的干擾，解決信號擁堵問題，擴大頻寬，降低功耗，最終提高系統性能。3D封裝是三維集成電路關鍵技術，主要包括裸片堆疊封裝、疊層封裝與封裝內堆疊三種具體實現形式，各有優劣。貫穿硅通孔技術（TSV）是一種系統級架構技術，可實現層級間裸片互聯，是目前最先進、應用最廣泛的互聯方式之一。本次研究就基于硅通孔技術的三維集成電路基本設計進行概述與分析。

1 TSV制備

TSV制備工藝據通孔制作工藝順序可分為先通孔與后通孔兩種，先通孔是指在制備IC時同時通孔，后者是指在制備IC后通孔。

前通孔主要特征包括：（1）工藝在CMOS或BEOL制備前應用；（2）在元件設計階段即介入應用；（3）需嚴格的CD控制；（4）通孔寬度為5-20μm；（5）深寬比AR3：1-10：1。而后通孔主要特征為：（1）工藝在BEOL或TSV鍵合（Bonding）制備后應用；（2）在設計階段后期介入；（3）CD控制較寬松；（4）通孔寬度20-50μm；（5）深寬比AR3：1-15：1。

通孔刻蝕技術是TSV技術的核心，強調通孔尺寸一致性，無殘渣，形成需達到一定速度，規格設計具有一定靈活性，目前僅有IBM及其部分代工廠掌握該核心技術。通孔刻蝕技術主要可分為博世工藝技術、激光刻蝕技術，兩者各有優劣。博士工藝孔徑大小、數目、深度無特殊要求，但孔徑側面較粗糙，材料成本高，需要光刻。激光刻蝕僅適用于>10μm孔徑通孔，孔徑數目也受吞吐量影響，但通孔側壁表明光滑，耗材低，無需光刻。

通孔后，TSV需進行填充，涉及通孔絕緣、淀積與電鍍多個工藝步驟，使用材料包括硅烷、正硅酸丁酯等。填充時需要考慮填充絕緣、沉積溫度等多個方面因素，一個細節的疏忽都可能影響通孔性能，進而影響系統穩定性與功效。目前，主要填充技術包括濺射沉積、均勻淀積，但考慮到成本因素，電鍍銅是目前應用最廣泛的硅通孔填充方式。

最后為實現晶體TSV互聯，需應用TSV鍵合技術，目前最常用的鍵合技術包括金屬-金屬鍵合、氧化物共熔鍵合與高分子黏結鍵合。三種鍵合技術各有優劣，應用均十分廣泛，但均只適用于滿足電學特性的光滑鍵合表面，不能進行機械表面與電學特性表面鍵合，金屬-金屬鍵合有望打破這種限制。

2 反映TSV性能的參數及其意義

2.1 互聯延時

全局互聯普遍被認為是集成系統性能提升的設計瓶頸，全局互聯產生的連線延時決定系統時鐘頻率與速度傳輸限，創造一種更有效的互聯策略已成為當今電路設計中研究熱點。緩沖器插入式目前應用最廣泛的一種縮短全局互聯延時的設計，使用靈活，有助于減少硅通孔數目與集成密度，進而降低互聯延時效應，提高系統性能，降低誤差。

2.2 互聯功耗

互聯功耗與系統電路規模與集成密度有關，目前，互聯電容已取代門電路成為片上功耗與動態功耗主導因素，插入緩沖器后功耗與全局互聯規模有關。應用硅通孔三維互聯構架，可減少互聯需要，但卻需要更多的緩沖器，增加片上功耗，在設計PSV時，需充分考慮PSV功耗。

3 TSV三維集成具體設計主要思路

3.1 阻抗特性差異

三維集成雖然可緩解不同材料、工藝差異所產生的串擾噪聲，降低混合技術同化復雜度與電路模塊電磁干擾，最終降低成本，提高效效能，但與此同時，三維設計也增加了阻抗差異。阻抗差異后是源層互聯固有缺陷，應用TSV技術互聯則增加了阻抗差異，進一步放大了這種缺陷。因此將TSV應用三維集成系統構架中，需綜合考慮阻抗差異，盡力減少阻抗差異對互聯信號的影響，避免信號發生反射或失真。

3.2 熱管理與優化

電路工作之中不可避免的發散熱量，熱效應已成為影響集成電路功效、元件可靠性的重要因素之一。三維集成技術增加了芯片物理層數，頂端物理層與散熱片距離顯著增加；三維集成技術縮短了物理尺寸，芯片功耗密度顯著增加，熱效應增加，芯片內溫度上升，可能造成元件性能下降，電遷移失敗，甚至可能造成物理損毀。應用TSV技術，可能影響整個芯片熱擴散效果、途徑，因此在設計TSV系統構架時，需對熱擴散進行預測，分析芯片內外溫度分布，并提出熱優化技術與策略，降低消熱阻。目前常采用的熱優化技術策略為減薄襯底厚度，降低散熱片等效熱阻，熱驅動優化，布局優化，熱通孔插入，等。

4 碳納米管TSV設計

碳納米管具有優良的電熱傳輸特性，平均自由程較長，耐高溫，是一種較理想的互聯材料，具有較大的發展潛力。碳納米管電流承載密度極限遠高于銅，電子遷移穩定，有助于克服承載不穩定性TSV技術這一固有缺陷。碳納米管具有一維導體特性，熱特性較高，熱傳導率極高，可達到3000～8000W/m-K，將碳納米管應用于TSV集成可極大的提高系統散熱能力。

5 小結

硅通孔技術是三維集成電路制造核心技術之一，其技術水平直接影響系統性能、穩定性。電路設計工作者，在應用TSV技術過程中，應盡量采用時下成熟的TSV制備技術，把握具體設計思路，從提升系統整體性能出發，提升設計水平。同時，應具有創新、探索精神，積極嘗試引入新材料、技術與理念，大膽嘗試，開闊設計思路，以探索更優的設計方案。

參考文獻

[1]X.ChuanL.Hong，R.Suaya and pact AC modeling and performance analysis of through silicon vias in 3-D ICs.IEEE Trans.Electron Devices，2010，57（12）：3405-3417.

[2]童志義.3D IC集成與硅通孔（TSV）互聯[J].電子工業專用設備，2009（27）：26-29.

[3]王高峰，趙文生.三維集成電路中的關鍵技術問題綜述[J].杭州電子科技大學學報，2014，34（2）：1-5.

作者簡介

篇（6）

中圖分類號：TN-9 文獻標志碼：A 文章編號：1674-9324（2014）23-0170-02

一、引言

摩爾定律是由英特爾（Intel）創始人之一戈登?摩爾（Gordon Moore）在搜集1959年至1965年集成電路上晶體管數量的數據的基礎上，于1965年4月提出的[1]。即當價格不變時，集成電路上可容納的晶體管數目，約每隔18個月便會增加一倍，性能也將提升一倍。戈登?摩爾提出摩爾定律后的幾年內，世界多數半導體公司按照這個定律制定了產品更新策略。1969年，摩爾和朋友建立英特爾公司并制定電子信息產業標準。此后，英特爾公司生產的大量產品都驗證了摩爾定律的準確性。直到目前，全球仍有多數知名半導體制造公司一直遵循摩爾定律進行產品生產，如英特爾、高通、AMD、ST等[2]。

摩爾定律核心是不斷增加的晶體管的數目，以及更強大的性能和更高的集成度，這也會帶來一系列問題，如設計者需要使用各種方法來解決高溫問題[3]。但這卻能促進制作工藝的提升和集成電路中晶體管數目的增加。一方面，更強大的性能來源于更多晶體管數目；另一方面，制作工藝的更新也促進性能的提升。很多制造集成電路的工藝被英特爾公司使用，比如180nm，90nm，65nm，45nm，32nm等，來也將有14nm和10nm[4]。其他半導體制造公司也有各自的制作工藝，如臺積電公司等。

基于以上問題和相關介紹，從1965年起，幾乎所有的半導體廠商都遵循了摩爾定律。每一次進步都使得集成電路上能容納更多的晶體管，并且帶來更低廉的價格。然而，在摩爾定律提出的40年以來，也出現了一些問題，一度讓人們懷疑摩爾定律是否會被終結[5-6]。但是摩爾定律一直發展到了今天，在未來幾年內也會一直有效。

二、摩爾定律與晶體管數目

1.晶體管數目增加的影響。摩爾定律的經典結論是，當價格不變時，集成電路上可容納的晶體管數目，約每隔18個月增加一倍，性能也提升一倍。不斷增加的晶體管數量意味著更強大的性能，包括更多的功能和更快的運行速度。集成電路功能可以不斷提升。例如，原來的8051單片機沒有集成片上模數轉換，而現在的單片機如集成Cortex-M3內核的STM32內部集成了模數轉換模塊。這些模塊的增加給工程設計帶來很多便利，在印刷電路板上不再需要額外的集成電路，并且可以提高傳感器的精確度，在AMD的Tahiti XT中集成了4，312，711，873個三極管[7]。最近幾年，提出了一個新的概念――片上系統（Soc）。片上系統的集成電路可以擁有更強大的系統功能、更低廉的價格以及更低的耗電量和更小的供電電壓。同時，更多的晶體管意味著更快的運行速度。目前最大的個人CPU I7-3970X擁有22.7億個晶體管[8]，而上一代最大的個人CPU I7-990X擁有10.17億個晶體管[9]。目前最大個人電腦的核心部件如表1所示。

2.晶體管數目對溫度的影響。工程設計人員希望通過增加單位面積里晶體管的數量來提高性能，并希望通過更先進的制造工藝來控制溫度。所以新型集成電路的溫度并不會比之前集成電路的低。如今，設計者也可以使用其他途徑來解決溫度問題。多數電腦使用風扇或者水冷，甚至液氮來冷卻。為了更有效率地對集成電路進行冷卻，冷卻技術需要不斷地進行改進和提高。現今集成電路冷卻業是一個大產業并且不斷發展，世界上有很多專注于此的公司。

三、摩爾定律與價格

當價格不變時，集成電路上可容納的晶體管數目，約每隔18個月增加一倍，性能也將提升一倍。因為集成電路的價格主要來源于制作工藝提升的費用，更先進的制作設備需要更先進的生產技術和工廠來支持，而集成電路原料的價格可以忽略。英特爾公司在設計集成電路之外，也建立了先進的工廠來保證制造工藝。建造工廠需要花費大量的物理與財力，所以需要通過增加產品的數量并增加工廠的工作年限來減少生產集成電路的平均費用。臺積電是一個非常著名的集成電路制造代工公司，它使用了另一種方法來減少生產集成電路的平均費用。NVDIA，AMD，Qualcomm以及一些其他的集成電路設計公司都是臺積電的客戶。通過幫助大量的集成電路設計公司生產集成電路，臺積電可以生產出大量的產品來提供建設廠房所需要的花費。第一臺計算機是為了計算炮彈彈道而生產的，所以擁有足夠的軍費支持。而工業中費用的問題不能忽視，所以集成電路變得越來越廉價，嵌入式系統也被運用在工業控制中。因為嵌入式系統低廉的價格，除了工業控制之外，其他很多領域也在使用單集成電路微處理器。例如智能家居、智能手機、無人飛機等等。在各個領域中廣泛運用的電子設備是使我們的生活能變得更智能更現代的原因之一。在摩爾提出摩爾定律的1965年，這些智能化生活都是不可想象的。

四、摩爾定律未來發展趨勢

1965年提出的摩爾定律對世界來說是一個重大事件。而現在，我們將怎樣評價它48年來對世界的影響？不管怎樣，摩爾定律巨大的影響是不可否認的。在摩爾的眼里，摩爾定律所揭示的速度是不可能永遠持續下去的[3]。一些文章認為摩爾定律將會因為漏電流和高溫被終結[5]。一些其他的觀點則認為導致摩爾定律終結的原因是制造商不能收回研發和建造工廠的巨大成本[6]。一個半導體工業協會出版的名為“未來技術發展藍圖”的文件指出，10nm級的工藝是關鍵，因為以往的機械制作工藝將不能達到其制造的所需要求[6]。關于摩爾定律的繼續發展和未來影響，我們有以下看法。

第一，首先是制造工藝上的一些問題。依照目前的發展趨勢，有兩個方面的問題越來越明顯，就是關于漏電流和高溫。這些問題需要通過制造工藝的進步來解決。摩爾曾經指出漏電流將會限制摩爾定律發展，當晶體管的尺寸不斷減小，漏電流的影響將使得功耗增大。如果設計者不斷減小晶體管的尺寸，電流將變得越來越大并燒毀晶體管。

得益于3D晶體管技術，這個由于漏電流產生的問題暫時得到了解決，集成電路還可以工作在更低的驅動電壓下。關于溫度，由于更先進的制造工藝，在保持同樣晶體管數量和性能下，新型號的集成電路的溫度總會低于舊型號的集成電路。在奔騰4時代，英特爾不能很好地解決高溫的問題。但得益于多核技術，英特爾推出了名為酷睿的產品來解決這個問題。現在，很多移動平臺集成電路供應商都使用多核技術來解決高溫的問題。同時，為了控制功耗在100W以下，一個叫ARM的著名集成電路公司推出了一個名為big.little的新異構計算解決方案，這個架構將功耗高、性能強的處理器，與功耗低、性能弱的處理器封裝在一起。并希望借此能提高處理器的效率，產生能達到高性能但功耗低的處理器。

各種新出現的技術問題將導致發展放緩。首先在于集成電路的制造方面，比如當集成電路達到10nm數量級時，光學加工手段將會取代機械加工手段。英特爾使用疝燈產生的遠紫外線來雕刻集成電路，IBM使用X光，這將可能解決工藝尺寸的問題，比如制造14nm尺寸的芯片。如果新的制造手段將被發現，將繼續提高集成電路性能。再看看其他方面的限制，比如耗電問題。目前芯片性能的進步很快，但同時也會增加耗電量。這些都可能是集成電路發展的一個不可逾越的瓶頸，導致摩爾定律不再適用，電子信息產業不再迅速發展。

而對于工藝的更新速度，可以參考英特爾的策略，根據英特爾提出的“Tick-Tock”戰略，在接下來的一年，將會有7nm和5nm制作工藝的集成電路推出。當“Tick”年來到，集成電路的制程將會更新；而“Tock”年到來時，集成電路的微處理器架構將會更新[9]。

第二，財務因素是每個公司發展的決定性因素。一些專家認為公司無法負擔起建設新廠房所需要的大量資金。新的集成電路所帶來的利潤不足以讓公司支付這些費用并盈利，集成電路的更新速度將會放緩。目前，英特爾正在以色列建設10nm生產工藝的工廠。在電子信息產業發展早期，硬件能力的增長跟不上軟件需求發展的速度（軟件設計總是需要更高性能的硬件），所以對硬件的性能提升有很大的需求，每次硬件的增長都被快速地應用在軟件上。而現在軟件的復雜性增長已經趨于平緩，而不是繼續高速復雜化。比如新一代的Windows 8操作系統對硬件的要求甚至低于老一代操作系統Windows 7[8]。一直致力于提高芯片性能的英特爾也推出了功耗更低和超低電壓CPU，由英特爾極力推廣的超極本逐漸成為了未來筆記本的發展方向。另一方面因為大多數用戶并不需要如此強勁的性能，而更加看重用戶體驗，加上購買高性能處理器的花費太高，導致技術進步的速度受到限制。比如只有少部分中國人使用昂貴的I7處理器。如果不能有效地控制成本，并且沒有大量的市場需求，集成電路性能提高的速度將大大放緩。

第三，全新的制造材料將改變集成電路的發展方向。在晶體管發明以前，沒有人能預料到今天電子信息產業的繁榮。也許我們能使用新的材料或者技術來改變現狀。我們可以考慮使用其他的半導體元素代替硅元素制作晶體管，比如元素周期表上第三和第五族的元素。利用它們不同的屬性，提高芯片的性能。但這可能僅僅是權宜之計，因為它們可能也會遇到與硅元素相同的問題。石墨烯也是一個很有希望的晶體管材料。但是它也有很多問題，比如沒有足夠的帶隙，人們對它的了解也不足夠充分。這些材料和技術目前都處于探索之中，未來也許也會有新技術出現，并帶來革命性的改變。如果將來的某個發明，改變了集成電路性能提升的方式，或者產生了新的計算機技術，取代了現有的集成電路工作原理，那么摩爾定律可能將不再適用。

五、結論

由本文的研究分析可以得出，目前集成電路的發展還會遵循摩爾定律，并伴隨電子信息產業的飛速發展。而若干年以后，集成電路和電子信息產業的發展速度將會放緩。此外，集成電路性能提升的方式也可能會發生改變。

目前，電子信息產業發展飛速，如同大多數工業產業一樣，由剛剛興起時的發展困難到隨后的一個高速發展時期，然后又逐漸趨向平穩。在電子信息產業中，這種現象可能出現在五年后，也可能在十年或者二十年以后。但這一天一定會到來，沒有人可以打破這個基本的自然規律。在未來幾年內，摩爾定律還將適用，電子信息產業仍將快速蓬勃發展。在未來的某天，摩爾定律將失去它的價值，電子信息產業也將會以其他的形式和方向繼續發展。

參考文獻：

[1]Nam Sung Kim，Leakage current：Moore’s Law Meets Static Power[J].the IEEE Computer Society. December 2003：68-75.

[2]陶然.守望摩爾定律[J].電子產品世界，2010，（6）：2-4.

[3]沈建苗.摩爾定律是否有未來[J].微電腦世界.2011，（9）：12-15.

[4]Desktop 3rd Generation Intel Core Processor Family，Desktop Intel Pentium Processor Family，and Desktop Intel Celeron Processor Family[EB].http：///content/dam/www/public/us/en/documents/datasheets/3rd-gen-core-desktop-vol-2-datasheet.pdf，January 2013.

[5]齊書陽.摩爾定律會終結嗎[J].電腦愛好者，2013，（8）.

[6]趙佶.摩爾定律何時會失效[J].半導體信息，2012，（5）：4-8.

[7]Mike Mantor. White Paper|AMD GRAPHICS CORES NEXT （GCN） ARCHITECTURE[EB].http：///cn/Documents/GCN_Architecture_whitepaper.pdf，August，28，2012.

篇（7）

《微電子封裝與測試》課程是微電子專業的一門重要的專業基礎課，同時又涉及到高度交叉的諸多技術領域，包括電子、機械、材料、化工和物理等專業技術，是理論與實踐并重的技術基礎課程。隨著集成電路產業的發展，電子封裝越來越受到人們的重視。國內的微電子封裝技術教育已經得到國家及相關部委的重視，國家教委設置了“微電子制造工程”目錄外專業，國防科工委設置了“電子封裝技術”目錄外緊缺專業。許多高校的材料學、材料加工、機械制造方面的研究也逐漸向電子封裝的材料、工藝和裝備轉移，陸續創辦了許多獨立的電子封裝技術或微電子制造專業。

 

湖北大學于2006年申請增設“微電子學”專業，專業掛靠物理學與電子科學學院，2007年開始招生，每年招收規模70人。從2007年起已經有4個班級近三百名學生從該專業畢業，并大都從事與專業相關的工作崗位。作為新開設專業，如何立足學校的辦學定位，服務于國家和地方經濟社會發展，都對新開微電子專業本科教育提出了更大的挑戰，也帶來了難得的機遇，同時對微電子課程體系建設和專業特色課程教學內容的選取都提出了較高要求。筆者根據對已畢業學生的走訪反饋和四年間的教學實踐活動，結合在湖北大學微電子專業方向的《微電子封裝與測試》課程教學工作，以及在課程建設中的一些心得體會，以《微電子封裝與測試》這一專業特色課程為例，就如何開展微電子專業的專業課程教學進行探討。

 

一、強化專業特色，優選教學內容

 

不同高校不同專業對電子封裝課程教學內容偏重點有所不同，“985”和“211”高校重在培養研究型人才，偏重于傳授理論知識。湖北大學在微電子專業中開設了《微電子封裝與測試》課程，和其他高校重在培養研究型人才而偏重于傳授理論知識不同，為了能夠使畢業生有較好的就業前景，湖北大學的培養目標定位于培養滿足微電子材料與器件制造等高新技術產業需求的高素質創新人才。因此，更希望課堂上學生能夠在接受本專業知識外，同時擴大知識范圍。

 

《微電子封裝與測試》課程是一門學時數為54學時的專業必修課，根據教學培養計劃，《微電子封裝與測試》課程開設在大三下學期，在此之前，學生以學習公共基礎課和專業基礎課為主。為了緊盯培養目標，突出學科重點，我們設計優選的《微電子封裝與測試》理論課程體系總體分為七個部分：①電子制造概述，介紹電子制造整個過程以及微電子封裝在其中所處的階段，包括微電子封裝的意義、功能及發展趨勢;②封裝材料，包括高分子封裝材料、陶瓷封裝材料、焊接材料、引線框架材料等;③封裝工藝過程，包括芯片貼裝、芯片互連、引線鍵合等;④封裝設計，包括電設計和熱控制設計;⑤先進封裝技術，主要包括BGA技術、CSP技術、WLP技術及MCM技術等;⑥可靠性設計及封裝測試;⑦封裝技術展望。我們在授課中盡量刪除繁瑣的理論推導，如焊點過程中的受力過程理論分析、鍵合過程中熱量的分布等，對部分過時的技術知識也做了相應的調整，主要是以必需和夠用為度。另外，還增加一些熱門專題，如光電子、LED封裝、液晶顯示等的封裝知識及國際國內相關法律法規等，并通過PPT及相關視頻展示，進一步開拓學生對新興先進的封裝知識的了解。

 

二、結合科研實踐，開設創新實驗

 

湖北大學物理學與電子科學學院以前的儀器設備配套以物理、電工電子、功能材料制備、集成電路器件與工藝等實驗室為主。為了結合已有的實驗條件和目前的科研基礎，增強微電子專業的實踐教學條件，我們正在開展以下相關工作：

 

1.在原有EDA實驗室的基礎上擴建專業集成電路設計實驗室，建立集成電路設計EDA實驗與驗證平臺，主要用于集成電路設計的仿真和正確性的驗證，包括超大規模可編程邏輯器件EDA設計與驗證實驗、硬件制作實驗。我院已有20套EDA驗證板，并已開設多個專業設計實驗。隨著新專業的成立和學生人數的增加，計劃增加30套FPGA(或CPLD器件)驗證板，并增加示波器、任意型號發生器等輔助工具。

 

2.集中建立集成電路工藝與微加工技術平臺。湖北大學“鐵電壓電材料與器件”省重點實驗室及“材料物理與化學”省重點學科現有離子刻蝕、真空鍍膜、光刻、退火等分散工藝。擬增設擴散等基本工藝，集中建立半導體工藝實驗室，讓學生能夠實踐掌握并研究發展集成電路與微加工工藝的整個流程。

 

3.爭取能與產業結合，聯合辦學，直接培養企業需要的高層次專業人才。為企業服務，并為企業提供科研支撐。

 

同時，實踐教學模式也將進行調整。改目前的一課一師為一課多師，實行一崗多師的團隊教學，實現學生為主體和教師為主導的教學模式。課時安排采用分組教學(3～5人/組)、組間大循環、組內小循環的輪崗實訓制。

 

三、產學研結合，注重實踐、實(見)習基地建設

 

實踐才是工科專業教育的根本已成為國際高等工程教育界的共識。美、日等國工科專業的實踐教學時數已占總學時的35～40%。近年來隨著新的教學計劃的修訂，我國實驗和實訓等環節在整個教學計劃中的比重明顯增大。實踐教學是《微電子封裝與測試》課程的重要組成部分，是培養學生動手能力、認知能力和創新能力的重要環節。為了培養具有較強創新和實踐能力的、符合社會需求、高素質復合應用型工程技術人才，伴隨著2007年 “微電子學”專業的組建，我們加強了實(見)習和實訓教學環節建設，將原有EDA實驗室、“鐵電壓電材料與器件”省重點實驗室、高性能計算實驗室等進行了改建和擴建。同時，聯合校外企事業單位，如蘇州固緯電子有限公司、東莞呈威電子有限公司、天津港東科技發展有限公司以及江蘇綠揚電子儀器集團有限公司等，建立了具有本校特色的校內外微電子封裝與測試生產實(見)習基地，通過參觀相關企事業增強學生對生產過程的初步直觀認知。同時，采取與企業實際生產接軌的流水線式實習安排，讓每個同學負責生產制造過程中某一項工序，并定期進行輪換工作，適時地對學生進行安裝、組裝、貼裝和封裝等具體工藝的實訓，而這些實訓內容是微電子封裝課程和“微電子學”專業的必備技能。通過這些實訓和實習，進一步增強學生對封裝工藝的感性認識和體驗。

 

實(見)習等基地建設是實現加強實踐教學，提高實踐教學質量水平，推進產學研相結合研究的基本保證。其目的是為學生創造更多機會進入實踐基地學習鍛煉，進一步加強實踐能力和創新能力的培養，同時實現資源共享，提高設備的利用率。加強現有實踐基地的建設，同時開辟新的實踐基地，不僅有利于產學研相結合研究的發展，而且有利于實踐教學基地的長效運轉。湖北省以光電子產業、數字化3C(計算機、通信、消費電子)產業、專用集成電路和軟件產業、新型元器件及新材料產業為發展重點。武漢市東湖開發區內武漢中原電子有限公司、武漢富士康、武漢新芯電子有限公司與我校有著良好的合作傳統，并且已經接納了部分微電子專業方向的學生就業。隨著以上產業在武漢市的進一步發展和相關國際大公司在武漢的設廠，我們將進一步拓展相關的實踐、實(見)習基地，為微電子專業方向的學生創造更多進入實踐基地學習鍛煉的機會。

 

四、考核方式的改革

 

《微電子封裝與測試》課程評價的根本目的是為了讓學生掌握目前主要的封裝工藝以及相關評價封裝效果性能優劣的參數。課程評價應準確反映學生的學習水平和學習狀況，全面落實課程目標。目前，我們采用的考核方式包括態度紀律考核標準和單元實踐考核標準。態度紀律考核標準是以考勤、作業、參與實踐的積極性等方面作為平時成績，而單元實踐考核標準是以課后作業作為單元實踐考核標準，兩者構成了課程的平時成績。以平時成績占40%，期末考試成績占 60%，最終得到學生《微電子封裝與測試》課程的評定成績。這種考察方式存在檢查手段單一，不能客觀公正地反應學生的實習技能和所掌握的知識。由于單元實踐考核存在不同程度的互相抄襲現象，考試較難反映出學生的動手能力。所以，我們將根據不同學習內容的知識結構特點，按照不同結構的課程目標和能力訓練，抓住關鍵，突出重點，采用合適方式，提高評價效率，具體內容如下：

 

1.恰當運用多種評價方式。學習過程中的評價關注學習過程，有利于及時揭示問題、及時反饋、及時改進教與學活動。最終評價關注學習結果，有利于對教學活動作出總結性的結論。學習過程中的評價和最終評價都是必要的，應加強學習過程中的評價，注意收集反映學生學習與發展的資料。

 

2.注重評價主體的多元與互動。應注意將教師的評價、學生的自我評價及學生之間的相互評價相結合，加強學生的自我評價和相互評價，促進學生主動學習，自我反思。評價要理解和尊重學生的自我評價與相互評價。根據課程的需要，將來可讓從事微電子封裝行業的專業人員等適當參與評價活動，爭取讓學生獲得來自企業一線的準確評價。

 

湖北大學“微電子學”專業在2007年開始首屆招生以來，教學計劃已經進行了兩次較大修訂，最大變化是物理、電子類課時減少，技術基礎課時增加，實驗門數和學時大幅度增加。優化后的課程體系對學生能力培養與社會需求更加接近，主要體現厚基礎、增后勁、適應社會需求強等特點。而《微電子封裝與測試》課程作為“微電子學”專業的主干課程，其重要性更是得到了專業教師的普遍認可。

 

篇（8）

【中圖分類號】 TN707 【文獻標識碼】 B【文章編號】 1671-1297（2012）09-0201-02

一 調試的目的

調試的目的主要有兩個方面，一發現設計的缺陷和安裝的錯誤，并改進與糾正，或提出改進意見；通過調整電路參數，避免因元器件參數或裝配工藝不一致，而造成電路性能的 不一致或功能和技術指標達不到設計要求的情況發生，確保產品的各項功能和性能指標均達到設計要求。

二 調試要點

電子產品是由眾多的元器件組成的，由于各元器件性能參數具有很大的離散性（允許誤差），電路設計的近似性，再加上生產過程中其他隨時因素（如存在分布參數等）的影響，使得裝配完的產品在性能方面有較大的差異，通常達不到設計規定的功能和性能指標，這就是整機裝配完畢后必須進行調試（測試與調整）的原因。

三 調試技術方法

調試技術包括調整和測試（檢驗）兩部分內容。調整：主要是對電路參數的調整。一般是對電路中可調元器件，如可調電阻、可調電容、可調電感等以及機械部分進行調整，使電路達到預定的功能和性能要求；測試：主要是對電路的各項技術指標和功能進行測試和試驗，并同設計的性能指標進行比較，以確定電路是否合格。它是電路調整的依據，又是檢驗結論的判斷依據。實際上，電子產品的調整和測試是同時進行的，要經過反復的調整和測試，產品的性能才能達到預期的目標。

調試的過程分為通電前的檢查（調試準備）和通電調試兩大階段。對于較復雜的產品，還可進一步分為單元部件（單板）調試和整機調試兩大階段。

通電前的檢查（調試準備）。在電路板安裝完畢進行測試前，必須在不通電的情況下，對電路板進行認真細致的檢查，以便發現和糾正比較明顯的安裝錯誤，避免盲目通電可能造成的電路損壞。重點檢查的項目有：電源的正、負極是否接反，有、無短路現象，電源線、地線是否接觸可靠。（可以萬用表進行檢查）；元器件的型號（參數）是否有誤、引腳之間有、無短路現象。有極性的元器件，如二極管、晶體管、電解電容、集成電路等的極性或方向是否正確；連接導線有無接錯、漏接、短線等現象；電路板各焊接點有無漏焊、橋接短路等現象；用萬用表的歐姆擋，測量電源的正、負極之間的正、反向電阻值，以判斷是否存在嚴重的短路現象。

通電調試，通電調試包括測試和調整兩個方面。測試的目的是了解電路實際工作狀態，獲得電路各項主要性能指標的數據，提供調整電路的依據。調整的目的是：使電路性能達到設計要求。較復雜的電路調試通常采用先分塊調試，然后進行總調試。通電調試一般包括通電觀察、靜態調試和動態調試。通電觀察。將符合要求的電源正確地接入被測電路，觀察有無異常現象，如發現電路冒煙、有異常氣味以及元器件發燙等現象，應立即切斷電源，檢查電路。排除故障后，方可重新接通電源進行測試；靜態調試。靜態調試是指在不加輸入信號（或輸入信號為零）的情況下，進行電路直流工作狀態的測量和調整。模擬電路的靜態測試就是測量電路的靜態直流工作點；數字電路的靜態測試就是輸入端設置成符合要求的高（或低）電平，測量電路各點的電位值及邏輯關系等。通過靜態測試，可以及時發現一損壞的元器件，判斷電路工作情況并及時調整電路參數，使電路工作狀態符合設計要求；動態調試。動態調試就是在電路的輸入端接入適當頻率和幅度的信號，循者信號的流向逐級檢測電路個測點的信號波形和有關參數，并通過計算測量的結果來估算電路性能指標，必要時進行適當的調整，使指標達到要求。若發現工作不正常，應先排除故障，然后再進行動態測試和調整。

動態調整必須在靜態調試合格的情況下進行；整機調試。整機調試是在單元部件調試的基礎上進行的。各單元部件的綜合測試合格后，裝配成整機或系統。整機調試的過程包括：外觀檢查、結構調試、通電堅持、電源調試、整機統調、整機技術指標綜合測試及例行試驗等。

四 整機調試過程中的故障分析

電子產品調試過程中，經常會遇到調試失敗的情況，甚至可能出現一些致命故障，如通電后，燒熔斷絲、冒煙、打火、漏電等。造成電路無法正常工作。故電子線路故障的分析與處理也是電子產品調試工作中經常會遇到的問題，通過對所遇到的實際問題的分析與處理，可培養我們獨立分析問題和解決問題的能力。

調試過程中所遇到的故障有其自身的特點：由于故障機是新裝配的整機產品，或沒有使用過，或是還不成熟的新產品樣機等原因，故障以焊接和裝配故障為主；一般都是機內故障，基本上不會出現幾外及使用不當造成的人為故障，更不會有元器件老化故障。對于新產品樣機，則可能存在特有的設計缺陷或元器件參數不合理的故障。故障的出現有一定的規律性，找出故障出現的規律，便能有效、快捷地檢找和排除故障。

一般來說故障的原因主要有以下幾種，焊接故障：如漏焊、虛焊、錯焊、橋接等；裝配故障：機械安裝位置不當、錯位、卡死等；電氣連接錯誤：如集成塊裝反、二極管、晶體管的電極裝錯，其它有極性的元件（如電解電容）極性裝反；元器件位置錯誤；漏裝等；元器件失效：如集成電路損壞、晶體管擊穿或元器件參數達不到要求；電路設計不當或元器件參數不合理造成的故障，這是樣機特有的故障。這類故障查找出原因后，采用臨時應急措施使產品的各項性能指標達到要求，并將結果寫成樣機調試報告，供設計生產部門參考。

五 整機調試過程中的故障處理的步驟

故障處理的步驟是先查找、分析出故障的原因，判斷故障發生的部位，然后排除故障，最后對修復的整機的各項功能和性能進行全面檢驗。

故障處理一般可分為四步：觀察，首先對被檢查電路表面狀況進行直接觀察，從而發現問題，找出故障點。直接觀察可在不通電和通電兩種情況下進行。對于新安裝的電路，首先要在不通電的情況下，認真檢查電路是否有元件用錯、元件引腳接錯、元器件損壞、掉線、斷線，有沒有接觸不良等現象。對于不能正常工作的電路，應在不通電的情況下觀察被檢修電路的表面，可能會發現變壓器、電阻燒焦，晶體管斷極，電容漏油，元器件脫焊，插件接觸不良等。

參考文獻

[1] 胡明主編.電子器件導論.北京理工大學出版社，1998年

[2] 楊頌華主編.數字電子技術基礎.西安電子科技大學出版，1997年

[3] 劉華東主編.單片機原理與應用.電子工業出版社，2003年

篇（9）

1 引言

近50年來，隨著無線通信技術的不斷發展，射頻能量正在從世界各地數十億的無線電發射器中發射而出，這些發射器包括移動電話、移動電話基站和電視/電臺信號發射基站等。因此，利用射頻能量來為一些低功耗電路供電已經成為一種趨勢。圖1給出了頻率分布的范圍，由此可見，射頻能量中有很大一部分是可以被收集的。

利用這些能量為設備供電能夠降低設備對電池的需求，同時可以使擁有電池的設備充電去延長電池的使用時間，也可延長一次性電池的使用壽命；無電池的設備可以設計成一種得到能量就能運行或有足夠的充電累積就會運行的結構。這一技術的優點在于其能夠利用例如基站和手機等無線發射器產生的“免費”能量，射頻能量發射器將會隨著用戶的增加而持續增加，特別是寬帶移動用戶的增加，已經接近10億。移動電話作為射頻能量的發射源的主體，將有可能為各種近距離傳感器應用提供能量。在一些城市中，人們已經可以從一個位置檢測出很多WIFI發射器發射出來的射頻信號了。在近距離情況下，比如室內無線局域網絡，人們可以很容易的從一個路由器獲取100mW的功率。當然，對于遠距離的射頻能量信號，則需要使用擁有更寬頻帶的裝置去收集。

為了試驗射頻能量收集的可行性，需要在不同的位置對可用的射頻能量進行測試。在結合收集器性能方面知識的情況下，可以確定射頻能量收集裝置部署的地點。然而缺乏對能量水平和特定時間、位置等因素的認識限制了射頻能量收集開發的應用范圍。

在低輸入射頻功率轉換效率進步的情況下，已經有少數針對射頻能量收集的報道。例如：一種比較有效的硅整流二極管天線，利用的是改進的全貼片天線，在射頻輸入功率為-20dBm時的轉換效率達到18%。在東京做過的一個試驗是從一個頻率為845MHz的移動電話基站收集射頻能量，在收集能量長達65小時以后，這些能量能夠使液晶溫度計工作4分鐘 。

在20世紀90年代后期，射頻能量發射設備的增加和低功耗消費類電子產品的使用為射頻能量收集的研究提供了基礎。在前期的工作中，Hagery等人提出了一種寬帶整流天線陣列，試圖收集頻率范圍在2-18GHz的射頻能量。Powercast公司在2005年做過一個試驗：在1.5英里外，用了一個小功率（5kW AM）的無線電發射站作為基站來獲取射頻能量。然而，這些系統并未發展到實際應用。

2 基本原理

射頻能量信號是通過天線接收的，所以天線的工作頻率必須與所接收到信號的頻率相同，射頻信號通過天線接收后既可以用在RF-DC轉換器上又可以用在單純的RF應用上；RF-DC轉換器將RF信號轉換為DC信號，從而可以將獲取的能量存儲在能量儲存裝置中；能量儲存裝置可以給RF-DC轉換器、RF裝置、低功耗應用提供能量。射頻能量收集系統示意圖如圖2所示。

2.1 天線

圖3為天線示意圖。發射信號的天線有很多種，如手機基站、電視信號發射塔和WIFI路由器等；接收信號的天線則屬于射頻能量收集器的一部分，通過它接收外界的射頻信號來進行后續工作。

在任何移動設備中天線的設計都是相當重要的。平面貼片天線是一種形狀適宜、重量輕、易于操作的天線。然而，其本身卻也不那么小。

一種減小天線尺寸的方法是在高介電常數的材料上制備貼片天線（這里使用的是Rogers RO6010，εr=10.2，d=2.54mm）。圖4是測量的是頻率為2.45 GHz天線的增益。一般來說，單個的天線不能收集到足夠的能量去驅動一個器件，多天線結構可以獲取一個更大范圍的射頻能量。

2.1.1 電視信號

如圖5所示為Digital-TV能量收集裝置原理圖，該裝置在不使用任何電池的情況下從6.3千米以外的廣播電視塔收集射頻信號能量，利用這些能量能夠使一個輸入電壓為1.8V的單片機進行工作。在東京和亞特蘭大，使用型號為NARDA SRM-300的測試儀對50-900MHz范圍內的無線頻譜進行了測量，結果如圖6所示：Digital-TV頻率范圍較廣且信號強度較強，因此對其信號能量進行收集相對來說較為容易。

VYAS R J等人設計了一種嵌入式傳感器平臺，這種結構收集數字電視射頻信號能量，將所收集到的能量存儲在一個100uf的MLCC里，在不使用任何電池的情況下，利用這些收集到的能量能夠為一個型號PIC24F、輸入電壓1.8V、16位的單片機供電并維持其正常工作。該能量收集器的功率可達到-18.86dBm。

2.1.2 WIFI信號

美國俄亥俄州立大學的OLGUN U等人針對無線傳感器等無線設備的應用需要，設計了一種新型射頻能量收集裝置，通過對頻率為2.45 GHz的 WiFi信號能量進行為時20分鐘的收集轉換，可以輸出最大值為20μA的電流，這能使帶有LCD顯示裝置的室內外溫濕度監測器持續工作10分鐘。這次試驗測量了在辦公室中三個正交方向和幾個點的WIFI信號。圖7為使用這種測量方法對WIFI信號強度進行為時2分鐘測量的信號強度圖，可以看出利用這種方法能夠收集到相當大量的射頻能量。

表1總結了能量收集裝置最終的測量結果，可以看出該裝置可以像電池那樣對負載提供電壓。最終的結果顯示，即使當接收的能量低到-40dBm時還是能產生直流電壓。所以，即使在能量非常小的時候它也是可以運行的。

2.1.3 GSM信號

由于移動電話的數量眾多且大多數時間是在白天使用的，因此在白天所收集到的射頻能量會比夜間要多。為了能夠在不同位置之間進行公平的比較，在2012年4月4日到2012年5月5日期間，每個工作日的上午十點到下午三點進行了測量，測量頻率為0.3-2.5GHz，使用的儀器為安捷倫N9912A、BICOLOG20300全方位天線。如圖8所示是在北倫敦地鐵外測量的射頻功率密度分布圖，從圖中能夠很清楚地分辨出DTV、GSM900、GSM1800、3G和WIFI信號的帶寬。

一個設計良好的天線應該能夠具有獲取整個頻帶能量的功能，這對于計算整個頻帶的能量是非常重要的。輸入射頻功率密度是在結合了所有頻譜后計算出來的。2013年，Teck Beng Lim等人在新加坡南洋理工大學對GSM900和GSM1800這兩種信號的能量密度進行了測量。測量過程中使用的是Rohde&Schwarz FSV信號分析儀、頻率為900MHz和1800MHz的伸縮天線。從圖9中可以很清楚的看到六個峰值點是要收集的能量，這些峰值的帶寬通常都很窄；圖10中給出的是GSM1800的能量密度：可以看到，GSM1800的帶寬更寬，這看起來更有利于能量的收集，但GSM1800的峰值要比GSM900低很多。

2.2 RF-DC轉換電路

RF-DC轉換電路是能量收集器的核心部分，主要功能是將接收到的射頻信號轉換為直流信號。電路主要由阻抗匹配、整流器和電源管理三部分組成。

通常來說用單個硅整流天線二極管為設備提供能量是遠遠不夠的，使用多個相互連接的天線可以提供足夠的能量。如圖11（a）所示，一種結構是在整流器前并聯多個天線，匯總RF信號再進行整流。在點對點的射頻系統中（窄基帶），這種結構的能量轉移是最有效的；如圖11（b）所示，另一種結構則是每個天線對應一個整流器，先進行整流再匯總直流信號，對于大型硅整流二極管天線和射頻能量收集（消除隨機偏振的影響），這種結構是最合適的。

如圖12為射頻整流電路工作原理圖，射頻信號負向流入時（a）：當VN-1 > Vd+ VRF時，M2N-1管開啟，這時由于VKVN時，M2N管開啟，充電電流IN從電容CH（N）流入電容CV（N），在這個過程的最后階段，電容CV（V-1）里面的電荷已經轉移到電容CV（N）中。

電源管理部分示意圖如圖13所示，當M管關閉時，電流順時針流過電感并產生一個磁場，電感左側為正極；當M管開啟時，由于阻抗較高，電流將因此減小。為保持負載有持續的電流流過，先前產生的磁場的磁極將會逆轉（現在電感左側為負極），這樣就變成了兩個串聯在一起的電源。這個串聯的電源產生更高的電壓并通過二極管D給電容C充電。如果M管開關周期很短，電感在兩次充電過程之間將不會完全放電，所以當M管開啟時，負載兩端電壓總會比電源輸入電壓要高。當M管開啟時，與負載并聯的電容將會充電，隨著M管的關閉，右側電路被短接，這樣電容就能夠為負載提供能量，同時二極管的存在也保證了電流不會流過左側電路。為了防止電容放電過多，M管必須要很快的下一次開啟。

2.2.1 二極管的選擇

能量收集電路一個很重要的要求是工作在低輸入射頻功率下。從天線獲得的直流信號的峰值電壓一般來說都遠小于二極管的閾值電壓，最好的情況是具有低開啟電壓的二極管。而且，由于能量收集電路工作在高頻率狀態下，需要使用一個開關時間很短的二極管。肖特基二極管是用一個金屬-半導體PN結的二極管，這能讓PN結工作更快，且正向壓降只有0.15V。在實驗中，用了兩個Avago Technologies二極管，HSMS-2822和HSMS-2852。前一個開啟電壓為340mV，后一個為150mV。HSMS-2852適合LPD在射頻能量很弱的環境下使用，而HSMS-2822適合HPD工作在RF能量很強的環境下。飽和電流是另一個影響二極管性能的重要參數，希望二極管有高飽和電流，低結電容，低等效串聯電阻（ESR）。此外，擁有更好的飽和電流的二極管能夠產生更好的正向電流，這有利于驅動負載。

雖然肖特基二極管具有很好的特性，但它很難被集成到芯片內部，所以需要用MOS管將其替代。如圖14所示，MOS管柵極接地，負載為電容。理想情況下，Φ1時間段，當RFIN+>V0時，電流流入電容并給電容充電；在Φ2時間段，當RFIN+

2.2.2 級數

輸出電壓與能量收集電路的倍壓器級數成正比。然而，實際約束限制了級數，也就限制了輸出電壓。由于每級電容存在寄生電容的影響，隨著級數的增加，電壓增益會減小，最后都可以忽略不計了。圖15和圖16表示了級數對效率和電壓的影響。采用ADS 射頻輸入功率從-20dBm到20dBm和級數從1到9的模式，電路級數越多，效率就越高。然而，級數越多，效率曲線的峰值就越偏向更高功率區域。電壓曲線顯示，隨著電路級數的增加裝置能獲得更高的電壓，但是在低功率區域功率損耗也相應的增加。

對于能量收集電路，負載阻抗的選擇是很重要的，對電路性能的影響如圖17所示。如果負載值太低或者太高電路的效率就會降低。該圖是對五級電路進行測量后的結果，每一級都是改進的串聯排列的HSMS-2852倍壓器。

2.2.3 RF輸入功率的影響

由于能量收集電路包括二極管，二極管本身是非線性器件，因此電路本身表現出非線性。這意味著能量收集電路的阻抗會隨著從天線接收到的功率的變化而改變。當電路和天線匹配的時候，能夠達到最大功率傳輸效果，在特定的輸入功率表現出阻抗匹配。

圖18描繪了射頻輸入能量從-20dBm到20dBm對能量收集電路阻抗的影響。工作時的非線性表現在5dBm處有個拐點。

2.3 能量儲存

在能量儲存方面可以利用傳統的充電電池、新型薄膜電池以及電容對能量進行儲存。但電池存在可充電次數有限，需要更換等缺點。這就需要考慮采用新的存儲方案，例如使用超級電容。傳統超級電容為電化學雙層電容器（EDLC），這種電容已經有30多年的使用歷史了。EDLC是在必須被頻繁更換的電池與在使用封裝下無法提供足夠電荷存儲的靜電/電解電容之間的最好產品。

3 重點難點

設計能量收集器的難點有三個，分別是天線、靈敏度和轉換效率。

就天線而言，雖然科學工作者經過多年努力已經在設計技術方面取得了不小的成果，但是天線的小型化、寬頻帶問題仍是射頻能量收集技術的關鍵。原因是要將其應用在較小的設備上就必須要求天線小型化，占用空間小；其次，空間中的射頻能量比較低，所分布頻帶比較散，所以要求天線必須具有寬頻帶的特點。

就靈敏度而言，靈敏度決定了能量收集器工作的最大范圍。射頻能量比較低時，對其進行收集需要靈敏度較高的射頻能量收集器。影響靈敏度的因素主要有：天線與整流器之間的匹配情況、整流器件閾值電壓的影響等。經科研工作者不斷努力，靈敏度雖已得到提高，但前提是需要使用幾十級的整流電路，這就導致芯片面積增加、寄生參數增加等一系列問題。

就轉換效率而言，功率轉換效率是收集器的一個重要指標，當射頻信號能量比較低時轉換效率會迅速降低。目前提高效率的方法有采用外部閾值、內部閾值、自閾值的補償以實現對整流MOS管進行閾值補償加快其導通速度等方法。但這些技術效果還不是很理想，需要進一步改進或者發展其他新方法。

4 結論

在當今科技如此發達的社會，射頻能量幾乎無處不在，特別是在城區內，這使得收集射頻能量來供給一些低功耗電子產品供電的概念成為可能。本文通過對已有的、應用在射頻能量收集器上的天線、RF-DC轉換電路、電源管理電路進行了總結與分析。然而，天線、靈敏度和轉換效率等幾個重點問題仍亟待解決。

參考文獻

[1]U.OLGUN C.-C，CHEN J.L，VOLAKIS. “Design of an efficient ambient WiFi energy harvesting system”.IET Microwaves， Antennas & Propagation， 10.1049/iet-map.2012.0129.

[2]UGUR OLGUN，CHI-CHIH Chen，John L. VOLAKIS.“Investigation of Rectenna Array Configurations for Enhanced RF Power Harvesting”，IEEE Antennas and Wireless Propagation Letters，Vol. 10，2011.

[3]VYAS R J，COOK B B，KAWAHARA Y，et al.“A Batteryless Embedded Sensor Platform Wirelessly Powered From Ambient Digital-TV Signals”.IEEE Transactions on Microwave Theory and Techniques， 2013， 61（06）：2491-2505.

[4]RUSSOM， SOLIC P，STELLA M. “Probabilistic Modeling of Harvested GSM Energy and its Application in Extending UHF RFID Tags Reading Range”.[J]. Journal of Electromagnetic Waves and Applications，2013，27（04）：473-484.

[5]TECK BENG LIM， NGAI MENG LEE， BOON KIAT POH.“Feasibility Study on Ambient RF Energy Harvesting for Wireless Sensor Network”.IEEE MTT-S International Microwave Workshop Series on RF and Wireless Technologies for Biomedical and Healthcare Applications，Vol.15， NO.1， September 2013.

[6]THUREIN PAING，EREZ FALKENSTEIN，REGAN ZANE， et al.“Custom IC for Ultra-low Power RF Energy Harvesting”.IEEE vol.28，no.5， May.2009.

[7]HUGO GONC，ALVES，JORGE FERNANDES， MIGUEL MARTINS，“A Study on MOSFET Rectifiers Maximum Output Voltage for RF Power Harvesting Circuits”. IEEE，May.2013.

[8]PRUSAYON NINTANAVONGSA， UFUK MUNCUK， DAVID RICHARD LEWIS，et al.“Design Optimization and Implementation for RF Energy Harvesting Circuits”.IEEE Journal on emerging and selected topics in circuits and system，Vol.2，NO.1， March 2012.

作者簡介

田龍（1988-），男，河北省人。碩士研究生學歷。研究方向為集成電路設計。

劉征（1989-），男，天津市人。碩士研究生學歷。研究方向為集成電路設計。

鞠家欣（1972-），男，黑龍江省人。博士研究生學歷。主要研究方向為集成電路設計。

篇（10）

中圖分類號：TP206+3 文獻標識碼：B

前言

真空熒光顯示屏VFD（vacuum fluorescent display）是1967年日本伊勢電子株式會社中村先生為首的研究小組發明的一種平板顯示器件，VFD是一種特殊的真空管，有二極管和三極管兩種。由發射電子的陰極（直熱式燈絲）、加速控制電子流的柵極、玻璃基板上印上電極和熒光粉的陽極及柵網和玻蓋等構成。它利用電子撞擊熒光粉，使熒光粉發光，是一種自發光顯示器件，可顯示數字、字符、圖形、點陣等。VFD具有發光亮度高、色澤鮮艷、顯示內容豐富清晰、功耗低、壽命長以及制作成本低等無可替代的優越性，目前在工業、商業特別是家用電器數字化產品領域得到了廣泛應用。

薄膜基板導電線路通常采用絲網漏印銀漿或真空鍍膜后光刻工藝。絲網漏印的線寬和間距一般小于0.075mm，鍍膜光刻的線寬和間距一般小于0.025mm。因為尺寸較小，生產過程極易造成導電線路的短接或斷線，由于這兩種原因造成產品的報廢率占不良產品的80%以上，所以它是工序重要控制點。通常規模較大的廠家一般都有較好的檢測設備，但是對于許多中小類型的VFD廠家，基本都采用人工肉眼檢查，需要較多的檢驗人員，且漏檢率較高，有了問題，到生產后期才發現，結果只能報廢。本文采用單片機配合探針群進行檢測，能夠顯示那一根導電線路開路或和別的導電線路短路，就算不能返修，也能提早發現，把損失降到最低。

1電路設計

1．1電路總體框圖

如圖1，其中探針群是在絕緣有機玻璃板上，按1：1導電線路的位置，在引線兩端各鉆一個小孔，將探針固定在上面。導電線路的一端加5V驅動電壓，另一端接20K歐電阻接地，同時接電阻這一端又是取樣信號輸出。

1．2電路工作原理

如圖2，在檢測時，按一下開關K，給單片機一個低電平觸發信號。由單片機控制將5V驅動電壓從第一路開始，順序加在每一路的導電線路上。單片機依次掃描所有的輸出端口，當任一導電線路加上驅動電壓后，因為導電線路的電阻還不到10Ω，當導電線路正常時，只有該路輸出為高電平；若導電線斷線時，該路輸出為低電平；當導電線路之間發生短路時，其它端口也會出現高電平。

通常對于大多數的VFD來說，其導電線路的路數不會太多，因此我們的系統設計為64路，當一些的導電線路超過64路時，可以用兩套系統交疊使用。

在檢測系統中，一片三端穩壓集成電路LM7805提供5V電源給所有的用電。AT89C52的P0口外接8個3K上拉電阻，其中P0.0～P0.3送地址信號給4-16線譯碼器CD4514B，P0.4～P0.7為4片譯碼器的片選控制端，當P3.2輸入低電平啟動觸發信號后，CD4514B順序輸出高電平。P1口與取樣單元相連。P1.0～P1.3送信號給16選1集成電路74HC150的4個地址輸入端，P1.4～P1.7為4片16選1集成電路的片選控制端，74HC150的輸出端接到P3.3口。P2為顯示輸出端口。利用虛擬串行方式把路數序號經過串入并出鎖存器74HC595驅動兩片7段LED數碼管進行顯示。三個紅、黃、綠LED指示燈接到P2.5～P2.7口，分別表示VFD薄膜基板導電線路的開路、與別的導電線路短路和導電線路正常三種狀態。

2程序設計

檢測電路的主要軟件流程如圖3，驅動信號每輸出一路高電平，單片機逐一掃描后續的輸出端口。

當所檢測的對應線路輸入為高電平，其余線路的輸入為低電平，P2.5=0，P2.6=0，P2.7=1，綠色LED指示燈亮，表示該導電線路正常。繼續檢測下一路導電線路。當所檢測的對應線路輸入為高電平，其余線路的輸入有出現高電平時，P2.5=0，P2.6=1，P2.7=0，黃色LED指示燈亮，表示該導電線路發生短路現象。LED數碼管顯示發生故障路數序號。單片機不再往下執行程序。當所檢測的對應線路輸入為低電平，P2.5=1，P2.6=0，P2.7=0，紅色LED指示燈亮，表示該導電線路發生斷路現象。LED數碼管顯示發生故障路數序號。單片機也不再往下執行程序。

單片機通過P3.0和P3.1串行口外接RS232和RS485可以和上位機通訊。

若實際導電線路的路數小于64路，當檢測完后，雖然紅色LED指示燈也會亮，但這時LED數碼管顯示發生故障路數序號將大于實際導電線路的路數，可認為該產品是合格的。

3結論

本文提出的VFD基板導電線路檢測系統具有結構簡單，經過一段時間的實際應用表明，該系統的工作可靠性高，使用方便，能有效地降低漏檢率，提高工作效率。可適用于各種規格的VFD基板導電線路檢測。

參考文獻

[1] 阮世平.高性能真空熒光顯示器開發和應用[J].光電子技術，2005,(4).

[2] 余理富.信息顯示技術[M].北京：電子工業出版社，2004.

[3] 應根裕，胡文波，邱勇.平板顯示技術[M].北京：人民郵電出版社，2002.

篇（11）

中圖分類號：G642.41 文獻標志碼：A 文章編號：1674-9324（2014）36-0084-02

電工學是一門非電專業的技術基礎課程，其基本內容是電工技術和電子技術，主要任務是為學生學習專業知識和從事工程技術工作打好基礎，并使他們受到必要的基本技能的訓練。集成運算放大器（簡稱集成運放）是模擬電子技術中的重要器件，是幾乎目前所有的電子設備中都要用到的基本器件。集成運放是電工學中的重點知識，且種類繁多，從而對課堂教學提出了較高的要求。本文結合電工學課程教學實踐，探討基爾霍夫電流定律（簡稱KCL）在集成運放課程教學中的應用。

一、集成運放

運算放大器（簡稱運放）是一種直流耦合、差模（差動模式）輸入、通常為單端輸出的高增益電壓放大器，因為剛開始主要用于加法、減法等模擬運算電路中，因而得名。集成運算放大器（簡稱集成運放）是用集成電路工藝制成的運算放大器，與分立元件組成的放大電路相比，集成運放具有體積小、質量輕、功耗低、工作可靠、安裝方便、價格便宜等眾多優勢，因而在模擬運算、信號處理等領域都有著廣泛的用途。虛短、虛斷是模擬電路中理想集成運放的兩個重要概念。集成運放工作在線性區時，由于運放的開環電壓放大倍數很大，運放的差模輸入電壓通常不足1mV，可以認為兩個輸入端的電位相等u+=u-，即反相與同相輸入端之間相當于短路，但事實上并沒有短路，稱為“虛短”；由于運放的差模輸入電阻很大，一般集成運放的輸入電阻都在1MΩ以上，因此流入運放輸入端的電流往往不足1uA，遠小于輸入端外電路的電流，故通常認為反相與同相輸入端之間相當于斷路，i+=i-≈0，但事實上并沒有斷路，稱為“虛斷”。

二、基爾霍夫電流定律

基爾霍夫定律概括了電路中電流和電壓分別遵循的基本規律，是分析和計算電路的基本依據。基爾霍夫電流定律（簡稱KCL）是用來確定連接在同一結點上的各支路電流間關系的。由于電流的連續性，電路中任何一點（包括結點在內）均不能堆積電荷。因此，在任一瞬間，流入某一結點的電流之和應該等于由該結點流出的電流之和。

三、利用基爾霍夫電流定律分析運算電路

本論文基于秦曾煌主編的第七版《電工學》教材[1]，從基爾霍夫電流定律（KCL）出發，分析了反相比例、同相比例、加法、減法等四種由集成運放組成的運算電路，均采用相同的電路分析步驟：（1）應用KCL和虛斷條件i+=i-≈0列結點電流方程；（2）應用歐姆定律將電流方程轉換成電壓方程；（3）應用虛短條件u+=u-簡化電壓方程；（4）得到輸出電壓u■和輸入電壓u1二者之間的關系。

（一）反相比例運算電路

反相比例運算電路如圖1所示，輸入信號u1經輸入端電阻R1接到反相輸入端，而同相輸入端通過電阻R2接地，反饋電阻RF連接在輸出端和反相輸入端之間。

根據i+=i-≈0，可以得到結點a處的電流關系：iI=iF，根據歐姆定律可以得到：

■=■，

上式中除了輸入電壓u■和輸出電壓u■之外，還有一個未知量u■，根據u■=u+=-i+R2=0，可以將上式簡化為：

■=■，

即可得到輸出電壓u■和輸入電壓u■二者之間的關系：

u■=-■uI。

（二）同相比例運算電路

同相比例運算電路如圖2所示，輸入信號u■經電阻R2接到同相輸入端u+，而反相輸入端通過輸入端電阻R1接地，反饋電阻RF連接在輸出端和反相輸入端之間。

根據i+=i-≈0，可以得到結點a處的電流關系：iI=iF，根據歐姆定律可以得到：

■=■，

上式中除了輸出電壓u■之外，還有一個未知量u■，根據u■=u+=u■-i+R2=u■，可以將上式簡化為：

■=■，

即可得到輸出電壓u■和輸入電壓u■二者之間的關系：

u■=1+■u■。

（三）加法運算電路

反相加法運算電路如圖3所示，輸入信號u■1、u■2分別經輸入端電阻R11、R12接到反相輸入端，而同相輸入端通過R2接地，反饋電阻RF連接在輸出端和反相輸入端之間。

根據i+=i-≈0，可以得到結點a處的電流關系：i■1+i■2=iF，根據歐姆定律可以得到：

■+■=■，

上式中除了輸入電壓u■1、u■2和輸出電壓u■之外，還有一個未知量u■，根據u■=u+=-i+R2=0，可以將上式簡化為：

■+■=■，

即可得到輸出電壓u■和輸入電壓u■1、u■2二者之間的關系：

u■=-■u■+■u■。

（四）減法運算電路

減法運算電路如圖4所示，輸入信號u■經輸入端電阻R1接到反相輸入端，u■經電阻R2、R3接到同相輸入端，反饋電阻RF連接在輸出端和反相輸入端之間。

根據i+=i-≈0，可以得到結點a處的電流關系：iI=iF，根據歐姆定律可以得到：

■=■，

上式中除了輸入電壓u■1和輸出電壓u■之外，還有一個未知量u■，u■和u■之間滿足關系：u■=u+=■u■，

即可得到輸出電壓u■和輸入電壓u■1、u■二者之間的關系：u■=-■u■+1+■u■。

四、結論

綜上所述，本文從基爾霍夫電流定律（KCL）出發，分析了反相比例、同相比例、加法、減法等四種由集成運放組成的運算電路，該方法具有簡單可行、可操作性強等優點。此外，KCL還可以應用在基本放大電路的動態分析中，例如輸入、輸出電阻。實踐證明，該方法可以提高課堂教學效果和學生的學習興趣，調動學生的主觀能動性，學生評價較好。

參考文獻：